왜 제어 임피던스가 고속 PCB에 중요한가

고속 전자 장치 (신호가 10Gbps 이상에서 경주하는 곳)에서 제어 된 임피던스는 단순한 설계 고려 사항이 아닙니다. 신뢰할 수있는 성능의 중추입니다. 5G 송수신기에서 AI 프로세서에 이르기까지, PCB는 고주파 신호 (200MHz+)를 처리하는 PCBS는 신호 저하, 데이터 오류 및 전자기 간섭 (EMI)을 방지하기 위해 정확한 임피던스 일치를 요구합니다.

이 안내서는 통제 된 임피던스가 중요한 이유, 계산 방법 및 고속 PCB가 의도 한대로 수행되는 설계 전략을 설명합니다. 임피던스 불일치의 영향을 강조하기 위해 데이터 중심 비교를 통해 트레이스 지오메트리, 재료 선택 및 테스트 방법과 같은 주요 요소를 분류 할 것입니다. 10GBPS 이더넷 보드 또는 28GHz 5G 모듈을 설계 하든지 통제 임피던스를 마스터하면 비용이 많이 드는 장애를 피하고 신호 무결성을 보장하는 데 도움이됩니다.

주요 테이크 아웃
1. 제어 된 임피던스는 신호 추적이 PCB에 걸쳐 일관된 저항 (일반적으로 고속 디지털/RF의 경우 50Ω)을 유지하여 반사 및 왜곡을 방지합니다.
2. 진정 된 임피던스는 신호 반사, 타이밍 오류 및 EMI를 유발합니다. 제조업체는 대량 생산량을위한 재 작업에서 $ 50K – $ 200K를 송금합니다.
3. 비판적 요인에는 미량 폭, 유전체 두께 및 기판 재료 (예 : Rogers vs. FR4)가 각각 10-30%만큼 영향을 미칩니다.
4. 산업 표준은 대부분의 고속 PCB에 대해 ± 10%의 임피던스 내성을 필요로하며, 28GHz+ 응용 분야 (예 : 5G MMWAVE)에 대해 ± 5% 내성이 좁습니다.
5. 시간 도메인 반사 계량법 (TDR) 및 테스트 쿠폰으로 임피던스가 사양을 충족시켜 필드 고장을 70%줄입니다.

PCB의 제어 임피던스는 무엇입니까?
제어 된 임피던스는 교류 (AC) 신호에 대한 구체적이고 일관된 저항을 유지하기 위해 PCB 트레이스 설계를 말합니다. 저항 단독에 의존하는 직류 (DC)와 달리 AC 신호 (특히 고주파 신호)는 PCB의 전도성 트레이스, 유전체 재료 및 주변 구성 요소와 상호 작용하여 특성 임피던스 (Z₀)라는 신호 흐름에 대한 반대를 조성합니다.

고속 PCB의 경우이 값은 일반적으로 50Ω (디지털 및 RF에서 가장 일반적), 75Ω (비디오/통신에 사용) 또는 100Ω (이더넷과 같은 차동 쌍)입니다. 목표는 트레이스 임피던스를 소스 (예 : 트랜시버 칩) 및로드 (예 : 커넥터)와 일치시켜 최대 전력 전송 및 최소 신호 손실을 보장하는 것입니다.

왜 50Ω인가? 산업 표준
50Ω 표준은 세 가지 중요한 요소의 균형에서 나왔습니다.

A. 파워 취급 : 임피던스 (예 : 75Ω)는 전력 용량을 감소시키는 반면, 임피던스 (예 : 30Ω)는 손실을 증가시킵니다.
B. Signal 손실 : 50Ω는 다른 값에 비해 고주파수 (1-100GHz)에서 감쇠를 최소화합니다.
C. 실무 설계 : FR4와 같은 표준 재료를 사용하여 일반적인 트레이스 폭 (0.1–0.3mm) 및 유전체 두께 (0.1–0.2mm)로 50Ω가 달성 할 수 있습니다.

고속 PCB의 제어 된 임피던스가 중요한 이유
저속 (<100MHz)에서 신호는 천천히 전파 될 정도로 충분히 전파 될 정도로 충분히 전파됩니다. 그러나 신호 상승 시간이 추적 길이보다 짧은 고속 설계 (> 200MHz)의 경우 작은 불일치조차도 치명적인 문제를 만듭니다.

1. 신호 반사 : 숨겨진 파괴자
신호가 갑작스런 임피던스 변경 (예 : 좁은 트레이스 뒤에 넓은 트레이스 또는 비아)에 직면하면 신호의 일부는 소스를 향해 다시 반영됩니다. 이러한 반사는 원래 신호와 혼합되어 다음을 유발합니다.

A.OVERSHOOT/UNSSSHOOT : 구성 요소 전압 등급을 초과하는 전압 스파이크, IC가 손상됩니다.
B. 링링 : 신호 후에도 지속되는 진동은 안정화되어 타이밍 오류로 이어집니다.
C. 감소 : 반사의 에너지 손실로 인한 신호 약화, 범위 감소.

예 : 20% 임피던스 불일치 (60Ω)를 갖는 50Ω 트레이스의 10Gbps 신호는 반사에 대한 에너지의 18%를 반사합니다.

2. 타이밍 오류 및 데이터 손상
고속 디지털 시스템 (예 : PCIE 5.0, 100g 이더넷)은 정확한 타이밍에 의존합니다. 반사 지연 신호 도착을 유발합니다.

A.Setup/Hold 위반 : 신호가 수신기에 너무 이른 또는 늦게 도착하여 비트 해석이 잘못되었습니다.
B.Skew : 임피던스 불일치가 다른 트레이스보다 더 큰 영향을 미치는 경우 차동 쌍 (예 : 100Ω) 동기화를 잃습니다.

데이터 포인트 : 28GHz 5G 신호에서 5% 임피던스 불일치로 인해 타이밍 스윙의 100ps가 발생합니다.

3. 전자기 간섭 (EMI)
일치하지 않는 임피던스는 통제되지 않은 신호 방사선을 생성하여 트레이드를 작은 안테나로 바꿉니다. 이 EMI :

A. 근처의 민감한 구성 요소 (예 : 센서, 아날로그 회로).
B. 파일 규제 테스트 (FCC Part 15, CE Red), 제품 출시 지연.

테스트 결과 : 15% 임피던스 불일치가있는 PCB는 일치하는 설계보다 10GHz에서 20dB 더 많은 EMI를 뿌렸습니다.

임피던스 제어를 무시하는 비용

PCB 임피던스에 영향을 미치는 요인
제어 임피던스를 달성하려면 4 가지 주요 변수 균형이 필요합니다. 작은 변화 (예 : 흔적 폭이 ± 0.05mm)조차도 임피던스를 5-10%로 이동할 수 있습니다.

1. 트레이스 형상 : 너비, 두께 및 간격
A. 트레이스 너비 : 더 넓은 흔적은 임피던스를 줄입니다 (더 많은 표면적 = 저항이 낮음). FR4 (0.1mm 유전체)의 0.1mm 트레이스는 ~ 70Ω 임피던스를 갖습니다. 0.3mm로 넓어 임피던스를 ~ 50Ω로 넓 힙니다.
B.copper 두께 : 더 두꺼운 구리 (2oz vs. 1oz)는 저항이 낮아서 임피던스 (5-10%)를 약간 감소시킵니다.
C. 분기 쌍 간격 : 100Ω 차동 쌍의 경우, 간격은 FR4에서 0.2mm (0.2mm 너비)를 0.2mm 떨어져 추적합니다. 더 가까운 간격은 임피던스를 낮추고; 더 넓은 간격으로 인해 증가합니다.

2. 유전체 및 두께
트레이스와 기준 접지 평면 (유전체) 사이의 절연 재료는 큰 역할을합니다.

A.Dielectric Constant (DK) : DK가 낮은 재료 (예 : Rogers RO4350, DK = 3.48)는 동일한 트레이스 치수에 대해 높은 DK 재료 (예 : FR4, DK = 4.5)보다 임피던스가 더 높습니다.
B. 전기 두께 (H) : 두꺼운 유전체가 임피던스를 증가시킵니다 (미량과지면 사이의 거리 = 커패시턴스가 적습니다). 0.1mm ~ 0.2mm의 배가 두께는 임피던스를 ~ 30%증가시킵니다.
C.loss 탄젠트 (DF) : 낮은 DF 재료 (예 : Rogers, DF = 0.0037) 고주파수에서 신호 손실을 줄이지 만 임피던스에 직접 영향을 미치지 않습니다.

3. PCB 스택 업 및 기준 평면
신호 추적 (기준 평면)에 인접한 고체 접지 또는 전원 평면은 제어 임피던스에 중요합니다. 그것없이 :

A. impedance는 예측할 수 없게됩니다 (20-50%씩 다릅니다).
B. 신호 방사선이 증가하여 EMI를 유발합니다.

고속 디자인의 경우 :

A. 지상 평면 바로 위/이하의 신호 레이어 (마이크로 스트립 또는 스트립 라인 구성).
B. avoid 분할 기준 평면 (예 : 지상의“섬”생성)은 임피던스 불연속성을 만듭니다.

4. 제조 공차
제조 프로세스가 변동성을 도입하면 완벽한 설계조차 실패 할 수 있습니다.

A.ETCHING DARIATIONS : 과도한 에칭은 흔적 폭을 줄여 임피던스가 5-10%증가합니다.
B. 전기 두께 : Prepreg (결합 재료)는 ± 0.01mm, 교대 임피던스가 3-5%로 변할 수 있습니다.
C. 코퍼 플레이트 : 고르지 않은 도금은 미량 두께를 변화시켜 임피던스에 영향을 미칩니다.

사양 팁 : 임계 레이어 (예 : 유전체 두께의 경우 ± 0.01mm)에 대한 밀접한 공차를 지정하고 IPC-6012 클래스 3 (고 신뢰성 PCB)에 인증 된 제조업체와 협력합니다.

제어 된 임피던스를위한 설계 전략
목표 임피던스를 달성하려면 처음부터 신중한 계획이 필요합니다. 다음 단계에 따라 성공을 보장하십시오.

1. 올바른 재료를 일찍 선택하십시오
A. 비용에 민감한 설계 (1–10GHz) : DK = 4.2–4.5와 함께 High-TG FR4 (TG≥170 ° C)를 사용하십시오. 저렴하고 대부분의 고속 디지털 응용 프로그램 (예 : USB4, PCIE 4.0)에서 작동합니다.
B. 고주파수 (10–100GHz) : Rogers RO4350 (DK = 3.48) 또는 PTFE (DK = 2.1)와 같은 저 -DK 재료를 선택하여 손실을 최소화하고 임피던스 안정성을 유지합니다.
C. 유연한 PCBS : 롤 구리 (Smiling Surface)와 함께 폴리이 미드 (DK = 3.5)를 사용하여 거친 구리의 임피던스 변화를 피하십시오.

2. 정밀도로 추적 치수를 계산합니다
임피던스 계산기 또는 시뮬레이션 도구를 사용하여 추적 폭, 간격 및 유전체 두께를 결정하십시오. 인기있는 도구는 다음과 같습니다.

A.Altium Designer 임피던스 계산기 : 실시간 조정을 위해 레이아웃 소프트웨어와 통합됩니다.
B. Saturn PCB 툴킷 : MicroStrip/Stripline 지원이있는 무료 온라인 계산기.
C.ANSYS HFSS : 복잡한 디자인을위한 고급 3D 시뮬레이션 (예 : 5G MMWAVE).

예 : 1oz 구리 및 0.1mm 유전체로 Rogers RO4350 (DK = 3.48)에서 50Ω을 달성하려면 DK가 낮아 FR4에 필요한 0.2mm보다 0.25mm 추적 폭이 필요합니다.

3. 임피던스 불연속을 최소화합니다
미량 형상 또는 층 전이의 갑작스런 변화는 불일치의 가장 큰 원인입니다. 다음과 같이 완화하십시오.

A.Smooth 트레이스 전환 : 테이퍼 넓은 넓은 트레이스 트레이스는 3-5 배 이상의 반사를 피하기 위해 트레이스 너비를 변경합니다.
B.via 최적화 : 맹인/매장 vias (통계 대신)를 사용하여 스터브 길이를 줄입니다 (10GHz+ 신호의 경우 스터브 <0.5mm를 유지). 임피던스를 유지하기 위해 신호 vias 주위에 접지 비아를 추가하십시오.
C. 일관성있는 기준 평면 : 지상/파워 평면이 흔적 아래에서 연속적인지 확인합니다.

4. 제조업체와 협력하십시오
PCB 제조업체와의 조기 통신이 중요합니다. 공유하다:

A. Target 임피던스 값 (예 : 신호 층의 경우 50Ω ± 5%).
B. 스택 업 세부 사항 (재료, 두께, 층 순서).
C. 트레이스 폭/간격 요구 사항.

제조업체는 다음과 같습니다.

A. 지정된 기판을 사용할 수없는 경우 재료 대안을 권장하십시오.
B. 조정 프로세스 (예 : 에칭 매개 변수)를 타이트한 공차를 누르십시오.
C. 후반 프로덕션 임피던스 테스트를위한 ADD 테스트 쿠폰 (동일한 흔적이있는 작은 PCB 섹션).

테스트 및 검증 : 임피던스가 사양을 충족하는지 확인합니다
최고의 디자인조차도 검증이 필요합니다. 이 방법을 사용하여 임피던스를 확인하십시오.

1. 시간 도메인 반사 계 (TDR)
TDR은 임피던스 측정을위한 금 표준입니다. TDR 기기는 트레이스에서 빠르게 상승하는 펄스 (10-50ps)를 보내고 반사를 측정합니다. 평평한 선은 일관된 임피던스를 나타냅니다. 스파이크는 불일치를 보여줍니다.

A. 감지하는 것 : 갑작스런 임피던스 변화 (예 : 스터브를 통한, 추적 너비 변동).
B. Accuracy : 대부분의 시스템의 경우 ± 2Ω, ± 5% 공차 요구 사항에 충분합니다.

2. 테스트 쿠폰
제조업체에는 PCB 패널의 테스트 쿠폰이 포함되어 있습니다. 설계와 동일한 흔적이있는 공세 섹션. 테스트 쿠폰 :

A. 메인 PCB를 손상시키지 않고 임피던스를 검증합니다.
B. 전체 패널에 영향을 미치는 제조 변수 (에칭, 라미네이션)에 대한 계정.

모범 사례 : 트레이스 너비, 간격 및 쌓는 신호와 동일한 쿠폰을 설계합니다. 고 신뢰성 설계를 위해 패널 당 쿠폰의 10%를 테스트하십시오.

3. 벡터 네트워크 분석기 (VNA)
고주파 설계 (28GHz+)의 경우 VNAS는 임피던스 및 신호 손실을 계산하기 위해 S- 파라미터 (S11, S21)를 측정합니다. VNA는 5G MMWAVE PCB에 필수적이며, 작은 불일치조차도 상당한 손실을 유발합니다.

수락 기준

피해야 할 일반적인 실수
숙련 된 디자이너조차도 임피던스 관련 오류를 만듭니다. 이러한 함정을 조심하십시오.
1. 참조 평면을 무시합니다
고속 트레이스 아래에 견고한 접지 평면을 포함시키지 못하는 것은 임피던스 문제의 1 위 원인입니다. 기준 평면이 없으면 임피던스는 트레이스 길이에 따라 20-50% 씩 다릅니다.

2. 스터브를 통해 내려다 보는 것
홀 vias는 고주파에서 안테나 역할을하는 "스터브"(미사용 세그먼트)를 만듭니다. 10Gbps 신호의 경우 1mm 스터브는 15% 임피던스 불일치를 일으 킵니다. 백 링을 사용하여 스터브를 제거하거나 블라인드 비아로 전환하십시오.

3. 잘못된 재료 DK 값 사용
FR4의 공칭 DK (4.5)로 설계했지만 DK = 4.8의 배치를 사용하면 임피던스가 ~ 5%로 이동합니다. 실제 자재 DK 값 (배치마다 다름)을 제조업체에 요청하고 계산을 업데이트하십시오.

4. 가난한 트레이스 라우팅
참조 평면의 샤프 90 ° 굽힘, 갑작스러운 너비 변화 및 교차점 분할은 모두 임피던스 불연속을 만듭니다. 45 ° 굽힘 또는 곡선을 사용하고 일관된 추적 너비를 유지하십시오.

실제 예 : 5G PCB 임피던스 문제 수정
28GHz 5G 소규모 세포 PCB를 생산하는 제조업체는 신호 반사로 인해 30%의 고장 속도에 직면했습니다. TDR 테스트가 공개되었습니다.

A. impedance는 VIA 전환 (15% 불일치)에서 50Ω에서 65Ω로 급증했습니다.
B. 트레이스 너비 변동 (± 0.03mm)은 ± 8Ω 임피던스 이동을 일으켰습니다.

솔루션 :

1. 신호 vias 주변의 접지 비아가 스터브 효과를 줄이고 불일치를 5%로 줄입니다.
2. 임피던스 변화를 ± 3Ω으로 제한하여 ± 0.01mm로의 에칭 공차를 조정합니다.
3. DK 안정성을 향상시키기 위해 Rogers RO4350 (FR4)으로 옮겼으며 온도 관련 임피던스 이동이 70%감소합니다.

결과 : 수확량은 95%로 향상되어 10K 장치의 재 작업을 150K로 절약하고 3GPP 5G 신호 무결성 표준을 충족시킵니다.

고주파 설계에 대한 고려 사항
신호가 28GHz (예 : 5G MMWave, 위성 통신)를 지나면 제어 된 임피던스가 더욱 중요 해집니다. 고유 한 과제를 해결하는 방법은 다음과 같습니다.

1. 피부 효과와 거친 구리
고주파에서 신호는 구리 흔적 표면을 따라 이동합니다 (피부 효과). 거친 전해 구리 (RA 1–2μm)는 저항을 증가시키고 임피던스를 방해하는 반면, 매끄러운 롤 구리 (RA <0.5μm)는 이러한 문제를 최소화합니다.

권장 사항 : 28GHz+ 설계에 롤 구리를 사용하여 임피던스 안정성을 유지하고 손실을 줄입니다.

2. 온도 및 습도 효과
유전 상수 (DK)는 온도와 습도에 따라 변화, 이동 임피던스 :

A.FR4의 DK는 온도가 25 ° C에서 125 ° C로 상승하면 임피던스를 5–7%로 낮출 때 0.2–0.3 만 증가합니다.
B. humidity (> 60% RH)는 FR4의 DK를 0.1–0.2로 증가시켜 작지만 중요한 임피던스 감소를 유발합니다.

완화:

A. 자동차/산업용 PCB에 대한 High-TG, 수분 내성 재료 (예 : Rogers RO4835, TG = 280 ° C).
B. 설계 문서에서 작동 환경 제한 (예 : -40 ° C ~ 85 ° C, <60% RH)을 지적합니다.

3. 차동 쌍 임피던스
차동 쌍 (예 : 100Ω 이더넷, USB4)은 두 가지 흔적 사이의 균형 된 임피던스에 의존합니다. 불일치 한 쌍의 원인 :

A.common-Mode 노이즈 : 불균형 신호는 EMI를 방출합니다.
B.Skew : 쌍 간의 타이밍 차이, 손상된 데이터.

설계 규칙 :

A. 동일한 트레이스 길이 (± 0.5mm)를 유지하여 비스듬히 최소화하십시오.
B. 쌍 간격 일관성 (갑작스런 넓어지면서 좁아지면).
C. 차동 쌍과 기타 신호 사이의 접지 평면을 사용하여 크로스 토크를 줄입니다.

산업 표준 및 규정 준수
표준을 준수하면 제조업체 및 응용 프로그램에서 일관된 임피던스 제어를 보장합니다.

고속 PCB의 제어 임피던스에 대한 FAQ
Q1 : 2 층 PCB로 제어 된 임피던스를 달성 할 수 있습니까?
A : 그렇습니다.하지만 도전적입니다. 2 층 PCB에는 내부 참조 평면이 부족하여 임피던스가 추적 폭과 간격에 더 민감합니다. 마이크로 스트립 구성 (외부 층의 추적, 다른 층의 접지 평면)을 사용하고 추적을 짧게 유지하십시오 (10GHz+의 경우 5cm).

Q2 : 생산 중 임피던스를 얼마나 자주 테스트해야합니까?
A : 대량 실행의 경우 테스트 쿠폰을 사용하여 패널의 10%를 테스트하십시오. 저용량의 고출성 설계 (예 : 의료)의 경우 TDR로 보드의 100%를 테스트하십시오.

Q3 : 특성 임피던스와 차등 임피던스의 차이점은 무엇입니까?
A : 특성 임피던스 (z₀)는 단일 트레이스 (예 : 50Ω)를 나타냅니다. 차동 임피던스는 이더넷과 같은 균형화 된 신호에 중요한 두 가지 흔적 (예 : 100Ω)의 결합 된 임피던스를 측정합니다.

Q4 : PCB 제작 후 임피던스를 조정할 수 있습니까?
A : 아니요-임시는 추적 지오메트리 및 재료에 의해 결정되며, 이는 사후 생산을 변경할 수 없습니다. 문제를 해결하려면 PCB를 재 설계해야합니다.

Q5 : VIA는 임피던스에 어떤 영향을 미칩니 까?
A : VIAS는 원통형 모양으로 인한 임피던스 불연속으로 작용합니다. “비아 스티칭”(신호 vias 주변의 지상 비아)을 사용하고 스터브 길이 (<0.5mm)를 최소화하여 반사를 줄입니다.

결론
제어 된 임피던스는 고속 PCB 설계의 초석으로, 신호가 반사, 타이밍 오류 또는 EMI없이 전파되도록합니다. 트레이스 형상, 재료 선택 및 제조 공차의 균형을 유지함으로써 엔지니어는 5G, AI 및 고속 디지털 시스템에 중요한 50Ω, 75Ω 또는 100Ω 표적을 달성 할 수 있습니다.

주요 테이크 아웃은 분명합니다.

A. Altium 또는 Saturn PCB 툴킷과 같은 도구를 사용하여 정확한 계산을 사용하십시오.
B. 스택 업 및 재료 선택을 검증하기 위해 제조업체와 조기에 조화를 이룹니다.
C. TDR을 엄격하게 테스트하고 테스트 쿠폰을 사용하여 생산 전에 문제를 포착합니다.

신호가 계속 더 높은 주파수 (60GHz+)로 밀려 나함에 따라 제어 된 임피던스가 더 중요해질 것입니다. 이러한 원칙을 마스터하면 가장 까다로운 응용 프로그램에서 안정적인 성능을 제공하는 PCB를 설계합니다.

기억하십시오 : 고속 전자 장치에서 임피던스 제어는 옵션이 아닙니다. 작동하는 제품과 실패하는 제품의 차이입니다.