초고속 PCB에서 신뢰할 수 있는 전력 유통 네트워크에 대한 필수 팁

5G 라우터, 데이터 센터 서버 및 첨단 자동차 ADAS 시스템과 같은 고속 PCB에서 전력 배급 네트워크 (PDN) 는 신뢰할 수있는 운영의 척추입니다.잘못 설계 된 PDN 는 전압 하락 을 유발 합니다, 전자기 간섭 (EMI) 및 신호 무결성 문제, 시스템 충돌, 짧은 수명 또는 실패한 EMC 테스트로 이어집니다.연구 결과에 따르면 고속 PCB 결함의 60%는 PDN 결함으로 인해 발생합니다.좋은 소식은 이러한 문제는 의도적인 설계로 피할 수 있습니다. 전략적 분리, 최적화된 비행 레이아웃, 추적 / 트위터 튜닝,초기 시뮬레이션이 가이드는 10Gbps 이상의 속도에서도 깨끗하고 안정적인 전력을 공급하는 견고한 PDN을 구축하는 중요한 단계를 분해합니다.

주요 내용
1.절속은 협상 할 수 없습니다: 높은 / 낮은 주파수 소음을 차단하기 위해 IC 전원 핀에서 5mm 이내에 혼합 값 (0.01 μF ∼ 100 μF) 의 콘덴시터를 배치하십시오. 낮은 인덕턴스를 위해 병렬 비아를 사용합니다.
2비행기는 PDN를 만들거나 깨뜨립니다. 단단하고 밀접하게 떨어져있는 전력 / 지상 비행기는 임피던스를 40~60% 감소시키고 자연 필터로 작용합니다. 절대 필요한 경우를 제외하고는 비행기를 결코 분리하지 마십시오.
3. 트레이스 / 트레이스 최적화: 트레이스를 짧게 / 넓게 유지하고, 사용되지 않은 것을 스터브를 통해 제거하고 (백-더링을 통해) 고전류 구성 요소 근처에서 여러 개의 비아를 사용하여 병목을 피하십시오.
4초기 시뮬레이션: Ansys SIwave 또는 Cadence Sigrity와 같은 도구는 프로토타입 제작 전에 전압 하락, 소음 및 열 문제를 감지하여 30시간 이상의 재설계 시간을 절약합니다.
5.열 관리 = PDN 장수성: 높은 온도 10 °C마다 부품 고장 비율을 두 배; 열 유선과 두꺼운 구리를 사용하여 열을 분산합니다.

PDN 기본: 전력 무결성, 신호 무결성 및 레이어 스택업
신뢰할 수 있는 PDN는 두 가지 핵심 결과를 보장합니다: 전력 무결성 (최소 소음으로 안정적인 전압) 및 신호 무결성 (거부 없이 깨끗한 신호).둘 다 잘 설계 된 레이어 스택업에 의존합니다..

1전력 무결성: 안정적인 운영의 기초
전력 무결성 (Power Integrity, PI) 은 모든 부품에 일관된 전압을 공급하는 것을 의미합니다. 침몰, 스파이크 또는 소음이 없습니다. PI를 달성하기위한 주요 전략은 다음과 같습니다.

a. 넓은 전력 경로 또는 평면: 고체 전력 평면은 좁은 경로보다 10배 낮은 저항을 가지고 있습니다 (예를 들어, 1mm 폭의 경로 대 50mm2 전력 평면), 전압 하락을 방지합니다.
b. 혼합 값 분리 콘덴시터: 전력 입출력 근처의 대량 콘덴시터 (10 μF ∼100 μF) 는 저주파 소음을 처리합니다. IC 핀에 의한 작은 콘덴시터 (0.01 μF ∼0.1 μF) 는 고주파 소음을 차단합니다.
c. 두꺼운 구리 층: 2 온스 구리 (1 온스 대) 는 저항을 50% 감소시켜 열 축적 및 전압 손실을 감소시킵니다.
d. 연속적인 지상 평면: 분열을 피하십시오. 깨진 지상 평면은 회전 전류를 길고 높은 인덕턴스 경로를 따라 잡음을 유발합니다.

크리티컬 메트릭: 1kHz에서 100MHz에서 PDN 임피던스 <1오hm을 목표로합니다. 이 임계치 이상에는 전압 소음 (V = I × Z) 이 중요해지며 FPGA 또는 RF 칩과 같은 민감한 구성 요소를 방해합니다.

2신호 무결성: PDN가 신호에 미치는 영향
나쁜 PDN 설계는 신호 무결성 (SI) 에 직접적으로 해를 끼칩니다. 저항 또는 전압 하락을 통해 높은 추적 /

a. 울림/ 초과: 신호는 목표 전압 이상/하향, 데이터 오류로 이어집니다.
b.Crosstalk: 전력 레일로부터의 소음이 신호 흔적에 누출되어 고속 데이터 (예를 들어, PCIe 5.0) 를 왜곡합니다.
c.Ground Bounce: 전류가 급격히 변할 때 지상 평면에서 전압 스파이크 (스위치 조절기에 흔하다).

이 문제를 해결하기 위해:

a. 신호를 위해 낮은 임피던스 회귀 경로를 제공하기 위해 파워 플레인을 사용한다.
b. 급속한 IC (예를 들어 마이크로프로세서) 로부터 2mm 이내에 분리 콘덴서들을 배치하여 평탄한 전압 스파이크를 조절한다.
c. 대지 평면 사이의 고속 신호를 라우팅 (EMI로부터 보호) 한다.

아래 표는 PDN 결함과 SI의 영향을 요약합니다.

3레이어 스택업: PDN 성능을 최적화
레이어 스택업은 PDN 성공의 "프라인프린트"입니다. 그것은 전력, 지상 및 신호가 어떻게 상호 작용하는지 결정합니다. 고속 PCB (10 Gbps +) 를 위해 다음과 같은 규칙과 함께 다층 스택업을 사용하십시오.

a.파워와 토양 평면: 둘을 인접하게 배치하십시오 (느다란 다이렉트릭 층으로 분리됩니다, 0.1mm ∼ 0.2mm).이것은 고주파 소음을 필터하고 AC 임피던스를 낮추는 자연 용량 (C = εA / d) 을 만듭니다..
b. 초고속 신호를 보호한다: 두 개의 지상 평면 사이의 경로 신호 계층 (예를 들어, 지상 → 신호 → 지상). 이것은 EMI를 포획하고 20~30 dB의 교란을 줄인다.
c. 꿰매기 비아를 사용한다. 5mm~10mm의 거리를 가진 비아 (특히 보드 가장자리 주위) 로 층을 가로지르는 지상 평면을 연결한다. 이것은 EMI를 포함하는 "파라데이 케이지" 효과를 만듭니다.
d. 스택 업을 균형 잡습니다: 제조 과정에서 변형을 방지하기 위해 대칭 층 수 (예를 들어, 4층: 신호 → 전력 → 지상 → 신호) 를 보장하십시오.

초고속 PCB를 위한 4층 스택업 예제:

1상층: 고속 신호 (예: 이더넷, USB4)
2레이어 2: 전력 평면 (3.3V)
3층 3: 지상 평면 (고체, 끊이지 않은)
4하층: 저속 신호 (예: 센서, 전력 입력)

핵심 PDN 설계 전략
1분리: 소음 원소에서 차단
분리 콘덴세터는 IC의 "지방 전력 은행"으로 작용합니다. 전류 수요가 급증하면 충전을 저장하고 방출하여 전압 하락을 방지합니다. 다음의 최선의 방법을 따르십시오:

a. 올바른 콘덴시터 값을 선택
모든 주파수 범위를 커버하기 위해 값의 혼합을 사용하세요:

대용량 콘덴서 (10μF~100μF): 전압 조절기로부터의 저주파 소음 (1kHz~1MHz) 을 처리하기 위해 전력 커넥터 (예를 들어 DC 잭) 근처에 배치된다.
중장거리 컨덴시터 (1μF·0.1μF): 중기동 소음을 필터링하기 위해 IC에서 2mm·5mm 위치 (1 MHz·10 MHz).
고주파 콘덴서 (0.01μF~0.001μF): 고주파 소음 (10MHz~100MHz) 을 차단하기 위해 IC 전원 핀 (≤2mm) 옆에 바로 배치됩니다.

프로 팁: 1 kHz ∼ 100 MHz를 커버하는 "브로드밴드 필터"를 만들기 위해 콘덴서들을 병렬로 결합합니다.

b. 컨다시터 배치 및 라우팅을 최적화
루프 영역을 최소화: 콘덴시터 → IC 전원 핀 → IC 지상 핀 → 콘덴시터에서 경로는 가능한 한 작아야합니다. 짧고 넓은 흔적을 (≥0.5mm) 사용하여 콘덴시터 패드에서 1mm 이내에 비아를 배치하십시오.
평행 비아: 전력 / 지상 평면에 연결하기 위해 콘덴시터 당 2 ∼ 3 개의 비아를 사용하십시오. 이것은 인덕턴스를 30 ∼ 50% 감소시킵니다.
멀티핀 IC를 위한 스프레드 콘덴서: 여러 쪽에 전원 핀이 있는 칩 (예를 들어, BGA) 에 대해서는 전력 공급을 균등하게 보장하기 위해 각 쪽에 콘덴서를 배치한다.

c. 흔히 발생하는 분리 오류 를 피하라
너무 적은 콘덴서: 단일 0.1 μF 콘덴서는 고주파 및 저주파 소음을 처리 할 수 없습니다.
IC에서 너무 멀리 떨어진 콘덴시터: 5mm 이상, 추적 인덕텐스는 콘덴시터의 소음 차단 효과를 부정합니다.
잘못된 패키지 크기: 고주파 콘덴시터에 0402 또는 0603 패키지를 사용하십시오. 더 큰 패키지 (예: 0805) 는 더 높은 인덕턴스를 가지고 있습니다.

2비행기 설계: 낮은 임페던스 경로를 만들어
파워와 지상 평면은 PDN 임피던스를 줄이는 가장 효과적인 방법이다. 그들은 최소한의 저항과 함께 크고 연속적인 구리 영역을 제공합니다. 다음 규칙을 따르십시오:

a. 엔진 플레인 최선 실습
고체 평면 (절단 없이) 을 사용한다: 슬롯 또는 절단으로 EMI를 발산하고 전류 경로를 끊는 "슬롯 안테나"를 생성한다. 소음 경로 (예를 들어, 12V 스위치 레일에서 3.3V 아날로그 레일).
전류용 크기 평면: 50mm2 전력 평면은 5A (2oz 구리, 60°C 상승) 을 운반할 수 있습니다.
지상 근처 비행기를 배치하십시오: 인접한 전력 / 지상 비행기 (0.1mm 다이 일렉트릭) 는 추가 구성 요소 없이 소음을 필터하는 100~500 pF 용량을 만듭니다.

b. 지상 평면 최선 실습
단일 고체 지상 평면: 대부분의 설계에서 단일 지상 평면은 분할 평면보다 낫습니다. 분할 (애날로그/디지털) 해야 할 경우,두 평면을 한 지점에서 연결합니다 (스타어더링).
보드 전체를 덮어: 보드 가장자리까지 바닥 평면을 확장 (연결기 제외) 하여 보호 기능을 극대화 한다.
비아와 꿰매기: 5mm 10mm 떨어져 있는 비아 (0.3mm ∼0.5mm) 를 사용하여 층을 가로지르는 지상 평면을 연결합니다. 이것은 일관된 지상 잠재력을 보장합니다.

아래 표는 비행기 설계의 이점을 강조합니다.

3트레스 & 비아 최적화: 병목을 피합니다.
훌륭한 비행기와 함께, 나쁜 추적 / 트래스 디자인은 PDN 성능을 망칠 수 있습니다. 다음 영역에 집중:
a. 추적 설계
흔적을 짧게 유지하십시오: 긴 흔적 (≥50mm) 은 저항과 인덕턴스를 증가시킵니다.
넓은 흔적을 사용하십시오: 높은 전류 경로 (예: 전압 조절기에서 IC) 를 위해 전압 하락없이 2A +를 전달하기 위해 ≥1mm 넓은 (2oz 구리) 흔적을 사용하십시오.
스터브를 피하십시오: 사용하지 않은 스터브 (≥3mm) 는 안테나 역할을 하며, EMI를 방출하고 신호 반사를 유발합니다. 멀티 컴포넌트 연결을 위해 스타 라우팅 대신 데이지 체인 라우팅을 사용하십시오.

b. 디자인으로
백드롤링으로 스터브를 제거합니다. 비아 스터브 (목적층 너머의 비아 스터브 부분) 는 높은 주파수 (예: 10 Gbps) 에서 공명을 유발합니다. 백드롤링으로 스터브를 제거하여이 문제를 제거합니다.
높은 전류를 위해 여러 개의 비아를 사용하십시오: 단일 0.5mm 비아는 2A3A 경로 (예를 들어 평면으로 콘덴시터를 분리) 를 위해 ~ 1A3 비아를 사용할 수 있습니다.
작업용 크기의 비아: 신호 비아를 위해 0.3mm~0.4mm 구멍을 사용하십시오. 전력 비아를 위해 저항을 최소화하기 위해 0.5mm~0.8mm 구멍을 사용하십시오.

c. 열 통로
고속 PCB는 열을 발생 (예를 들어, CPU에서 10W), 추적 저항을 증가시키고 PDN 성능을 저하시킨다.

뜨거운 부품 아래: BGA, 전압 조절기 또는 전력 증폭기 아래로 4 ∼ 6 개의 열 비아 (0.3mm 구멍) 을 배치합니다.
지상 평면으로 연결: 열 통로는 열을 부품에서 지상 평면으로 전달하고, 이는 열 방출기로 작용합니다.

고급 PDN 설계 고려 사항
1시뮬레이션 도구: 건설하기 전에 테스트
시뮬레이션은 프로토타입에 시간과 돈을 투자하기 전에 PDN 결함을 일찍 발견하는 가장 좋은 방법입니다.

PDN의 시뮬레이션 워크플로우
1사전 레이아웃: 레이어 스택업과 콘덴시터 배치를 모델링하여 임피던스를 예측합니다.
2레이아웃 후: PCB 레이아웃에서 기생물 값 (R / L / C) 을 추출하고 전압 하락 시뮬레이션을 실행합니다.
3열 시뮬레이션: PDN 성능을 저하시킬 수 있는 핫스팟 (≥85°C) 을 확인합니다.
4.EMI 시뮬레이션: PDN가 방사성 방출에 대한 스캔을 통해 EMC 표준 (예를 들어, FCC 15부) 을 충족하는지 확인합니다.

케이스 연구: 데이터 센터 PCB 팀은 Ansys SIwave를 사용하여 PDN을 시뮬레이션했습니다. 그들은 50 MHz에서 2 오hm 임피던스 피크를 발견했습니다. 그들은 0.01 μF 콘덴시터를 추가하여 고정했습니다. 이것은 $ 10k 재설계를 피했습니다..

2EMI/EMC 제어: 소음을 조절
고속 PDN는 주요 EMI 소스 ‧ 스위치 조절기이며 빠른 IC는 EMC 테스트에 실패할 수있는 소음을 발생시킵니다.

a.최적화 스택업: 4층 스택업 (신호 → 전력 → 지상 → 신호) 은 2층 보드에 비해 10~20dB의 방사성 방출을 감소시킵니다.
b. 루프 영역을 최소화하십시오: 전력 루프 (전력 평면 → IC → 지상 평면) 는 < 1cm2 ′′작은 루프가 EMI를 덜 방출해야합니다.
c. 필터 전력 입력: 전력 라인 (예를 들어, 12V 입력) 에 페리트 회전 또는 LC 필터를 추가하여 유도된 EMI를 차단합니다.
d. 소음 부품을 보호합니다. EMI를 억제하기 위해 스위치 조절기 또는 RF 칩 주위에 금속 방패를 사용하십시오.

아래 표는 EMI 완화의 효과를 보여줍니다.

3열 관리: PDN의 장수성을 보호합니다.
열은 PDN의 최악의 적입니다. 온도 10°C가 증가하면 부품 고장률이 두 배로 증가하고 구리 저항이 4% 증가합니다. 다음 열 전략을 사용하십시오.

a. 두꺼운 구리 층: 2 온스 구리 (1 온스 대) 는 50% 낮은 저항을 가지고 더 빨리 열을 분산합니다.
b. 열 비아스: 앞서 언급했듯이, 열을 지상 평면으로 전송하기 위해 뜨거운 구성 요소 아래에 비아스를 배치하십시오.
c. 히트 싱크: 고전력 부품 (예를 들어, 5W 전압 조절기) 에 대해서는 열 패스트로 히트 싱크를 더 낮은 접합 온도에 추가합니다.
d. 구리 투여: 열을 퍼뜨리기 위해 뜨거운 부품 근처에 구리 투여 (지구에 연결) 을 추가합니다.

피해야 할 일반적인 PDN 실수
1부적절한 분리
오류: 단일 콘덴서 값을 사용하거나 IC에서 5mm 이상의 콘덴서를 배치합니다.
결과: 전압 파동, EMI 및 불안정한 전력 레일, IC 충돌 또는 EMC 테스트 실패로 이어집니다.
수정: IC 핀의 2mm~5mm 내에 혼합 값 콘덴시터 (0.01μF, 0.1μF, 10μF) 를 사용하십시오. 평행 비아를 추가하십시오.

2나쁜 복귀 경로
오류: 지상 비행기의 갈라짐 또는 보드 가장자리 근처에서 신호를 라우팅합니다.
결과: 끊어진 반환 경로는 교류를 증가시키고 EMI 신호는 왜곡되고 데이터 오류가 발생합니다.
수정: 단단한 지상 평면 사용; 지상 평면 사이의 경로 신호; 층 변화 근처에 지상 비아를 추가하십시오.

3확인을 무시합니다
오류: 시뮬레이션 또는 물리적 테스트를 건너뛰기 (예를 들어 오실로스코프로 전압 측정).
결과: 감지되지 않은 전압 하락 또는 핫스팟 워크보드는 현장에서 또는 인증 중에 고장납니다.
수정: 레이아웃 전 / 레이아웃 후 시뮬레이션을 실행; 오실로스코프 (전압 소음 측정) 및 열 카메라 (핫스팟 검사) 로 프로토 타입 테스트.

FAQ
1고속 PCB에서 PDN의 주요 목표는 무엇입니까?
PDN의 핵심 목표는 모든 구성 요소에 깨끗하고 안정적인 전력을 공급하는 것입니다. 전류 수요가 급증할 때에도 (예를 들어, IC 전환 중에).이것은 신호의 무결성을 보장하고 시스템 장애를 방지합니다..

2어떻게 10Gbps PCB에 대한 분리 콘덴시터를 선택합니까?
다음의 혼합물을 사용하십시오.

a.0.01μF (IC 핀에서 ≤2mm의 고주파) 10~100MHz 소음을 차단하기 위해.
b.0.1 μF (중기 주파수, IC에서 2~5mm) 1~10 MHz 소음.
c.10 μF (대량, 거의 전력 입력) 1 kHz ∼ 1 MHz 소음.
0402 패키지를 고주파 콘덴시터로 선택해서 인덕턴스를 최소화하세요.

3왜 단단한 지상 평면이 지상 흔적보다 낫을까요?
단단한 지상 평면은 지상 경로보다 저항과 인덕텐스가 10배 낮습니다. 신호를 위한 연속적인 회귀 경로를 제공하며,그리고 고속 PCB를 위해 중요한 열 방조제로 작용합니다..

4프로토타입을 만든 후 어떻게 PDN을 테스트할 수 있을까요?
전압 소음 측정: 오실로스코프를 사용하여 전력 레일에서 전압 파장을 확인합니다. <50mV 피크-피크를 목표로합니다.
열 검사: 열 카메라를 사용하여 뜨거운 지점을 찾아내십시오 (온도 <85°C 유지).
EMI 테스트: EMI 스캐너를 사용하여 FCC/CE 표준을 준수하는지 확인합니다.

5PDN 임피던스가 너무 높으면 어떻게 될까요? (> 1 오름)
높은 임피던스는 전압 소음 (V = I × Z) 을 유발합니다. 예를 들어, 2 오hm 임피던스와 1A 전류 수요는 2V 소음을 생성합니다. 이것은 민감한 구성 요소 (예를 들어 RF 칩) 를 방해합니다.신호 오류 또는 시스템 충돌로 이어집니다..

결론
신뢰할 수 있는 PDN은 후기 생각이 아닙니다. 그것은 고속 PCB 설계의 기본 부분입니다.그리고 추적/최적화를 통해 당신은 깨끗한 에너지를 제공하는 PDN을 만들 수 있습니다., EMI를 최소화하고 장기적인 신뢰성을 보장합니다. 초기 시뮬레이션 (Ansys SIwave와 같은 도구) 및 물리적 테스트는 협상이 불가능합니다. 비용이 많이 드는 재설계되기 전에 결함을 감지합니다.

기억하십시오: 최고의 PDN은 성능과 실용성을 균형 잡습니다. 당신은 over-엔지니어링 (예를 들어, 간단한 센서 보드에 대한 10 계층) 할 필요가 없습니다, 하지만 당신은 코너를 절단 할 수 없습니다 (예를 들어,오프닝 디커플링 콘덴시터)고속 설계 (10 Gbps +) 를 위해 인접한 전력 / 지상 평면, 혼합 가치 분리 및 열 관리에 우선 순위를 두십시오.이 선택은 PCB의 성능을 만들거나 파괴 할 것입니다.

전자제품이 빨라지고 작아짐에 따라 PDN 디자인은 중요성이 커질 것입니다. 이 가이드의 팁을 익히면 5G, AI,그리고 자동차 기술과 동시에 덜 의도적인 디자인에 걸리는 일반적인 함정을 피합니다..