10층 HDI PCB 스택업 설계 및 고성능 전자 제품을 위한 신호 무결성 가이드

5G, AI 및 전기 차량 (EV) 시대에서 고밀도 상호 연결 (HDI) PCB는 컴팩트하고 빠르고 신뢰할 수있는 전자 장치의 척추가되었습니다.10층 디자인은 ′′스위트 스팟′′로 돋보인다. 그들은 밀도를 균형을 맞추고 있습니다..4mm pitch BGA와 45μm microvias), 신호 속도 (28GHz+ mmWave) 및 제조 가능성. 4층 또는 6층 HDI PCB와 달리 10층 버전은 시끄러운 전력 경로에서 고속 신호를 격리 할 수 있습니다.EMI를 40% 줄이세요, 그리고 하나의 보드에서 여러 전압 시스템 (3.3V, 5V, 12V) 을 처리합니다.

그러나 10층 HDI PCB는 복잡성이 없습니다. 잘못 설계 된 스택업은 신호 무결성 (SI) 을 파괴하거나 열 핫스팟을 유발하거나 30% 더 높은 결함률을 초래할 수 있습니다.엔지니어와 제조업체, 10층 HDI 스택업 디자인을 마스터하는 것은 5G 베이스 스테이션에서 EV 배터리 관리 시스템 (BMS) 까지의 고성능 장치의 잠재력을 최대한 발휘하는 데 중요합니다.

이 가이드는 10층 HDI PCB 스택업의 기초, 최적의 레이어 구성, 재료 선택, 신호 무결성 우수 사례 및 실제 응용 프로그램을 분해합니다.데이터 기반의 비교와 실행 가능한 팁, 그것은 생산 비용을 통제하면서 엄격한 성능 표준을 충족하는 스택을 설계하는 데 도움이 될 것입니다.

주요 내용
1잘 설계된 10층 HDI 스택업은 6층 HDI보다 40% 낮은 EMI를 제공하며 5G 및 레이더 애플리케이션에 중요한 <1dB/인치 손실과 28GHz+ mmWave 신호를 지원합니다.
2.시그널-그라운드-파워-그라운드-시그널 (S-G-P-G-S) 하위 스택 구성은 교란을 50% 감소시키고 ±5%의 허용값으로 50Ω/100Ω 임피던스를 유지합니다.
3재료 선택은 SI에 직접적으로 영향을 미칩니다: 로저스 RO4350 (Dk=3.48) 는 28GHz에서 신호 손실을 최소화하고, 높은 Tg FR4 (Tg≥170°C) 는 저주파 경로에 대한 비용과 성능을 균형 잡습니다.
4일반적인 스택업 오류 (예를 들어, 고속 / 저속 신호 혼합, 충분하지 않은 지상 평면) 는 10 층 HDI SI 실패의 60%를 유발합니다. 엄격한 레이어 격리 및 임피던스 제어로 피됩니다.
510층 HDI PCB는 6층 버전보다 2.5배 더 비싸지만 2배 더 높은 구성 요소 밀도 (1,800 구성 요소 / 평방 인) 와 30% 더 긴 수명을 가혹한 환경에서 제공합니다.

10층 HDI PCB 스택업이란 무엇인가?
10층 HDI PCB 스택업 (HDI PCB stackup) 은 전기전도 구리 (신호, 전력, 마운드) 와 단열 다이전트리크 (기반, 프리프레그) 층이 번갈아지는 층 구조입니다.밀도와 신호 무결성을 극대화하도록 설계되었습니다.표준 10층 PCB와 달리 (10층 HDI는 구멍 뚫린 비아에 의존하며), 10층 HDI는 공간을 낭비하지 않고 층을 연결하기 위해 맹인 / 묻힌 마이크로 비아 (지름 45~100μm) 를 사용합니다.4mm pitch BGA와 25/25μm trace width/spacing.

10층 HDI 스택업 설계의 핵심 목표
모든 10층 HDI 스택업은 협상 불가능한 세 가지 목표를 달성해야 합니다.

1신호 격리: 초고속 신호 (28GHz+) 를 시끄러운 전력 평면과 디지털 회로에서 분리하여 교란을 줄이십시오.
2열 관리: 고전력 부품 (예: EV BMS IC) 의 핫스팟을 피하기 위해 2 ∼4 개의 지상/전력 평면에 열을 분산합니다.
3제조 가능성: 연속 라미네이션 (건설 하위 스택) 을 사용하여 쌓인 마이크로 비아에 중요한 ±3μm 계층 정렬을 보장합니다.

10층 HDI 대 표준 10층 PCB: 주요 차이점
HDI의 차이점은 기술과 레이어 효율성에서 발생합니다. 아래는 표준 10층 PCB와 10층 HDI가 어떻게 쌓여있는지 설명합니다.

예제: 5G 소형 셀의 10층 HDI 스택업은 28GHz 트랜시버, 4x 2.5Gbps 이더넷 포트 및 전력 관리 장치 (PMU) 를 120mm × 120mm footprint ′′vs에 맞춘다.표준 10층 PCB에 180mm × 180mm.

최적의 10층 HDI 스택업 구성
10층 HDI 스택업은 없습니다. 그러나 두 가지 구성이 고성능 애플리케이션을 지배합니다. 균형 S-G-P-G-S (5+5) 및 고속 격리 (4+2+4).선택은 신호 혼합에 달려 있습니다 (고속 대. 전력) 및 애플리케이션 요구.

구성 1: 균형 잡힌 S-G-P-G-S (5+5)
이 대칭 스택업은 10 층을 동일한 5 층 하위 스택 (최고 1 ̊5 및 하위 6 ̊10) 으로 나누고, 고속 신호와 고전력 경로 (예: EV ADAS,산업용 센서).

이 방법 이 효과적 인 이유
a. 대칭성: 라미네이션 중에 warpage를 감소시킵니다 (CTE 불균형은 계층에 걸쳐 균형 잡힌다).
b. 격리: 두 개의 지상 평면으로 고속 (층 1,10) 및 전력 (층 3,8) 을 분리하여 50%의 교란을 줄입니다.
c. 유연성: 28GHz mmWave 및 12V 전력 경로를 지원합니다. EV 레이더 모듈에 이상적입니다.

구성 2: 고속 격리 (4+2+4) 28GHz+ 디자인
이 스택업은 5G mmWave, 위성 통신 및 레이더 시스템에 적합합니다.

이 방법 이 효과적 인 이유
a.중심 방패: 5~6층은 상단과 하단 고속 하부 스택 사이에 있는 '파라데이 케이지'로 작용하여 EMI를 60% 감소시킵니다.
b. 최소 전력 교차: 신호 경로 장애를 피하기 위해 전력은 5층에 국한됩니다.
c.고속 초점: 28GHz/10Gbps 경로에 전용된 4개의 신호 계층은 5G 베이스 스테이션 트랜시버에 이상적입니다.

스택업 비교: 어떤 구성 을 선택 해야 합니까?

권고: EV BMS 또는 산업용 센서 (고속/전력 혼합) 를 위해 균형 잡힌 스택업을 사용한다. 5G mmWave 또는 레이더 (순수한 고속) 를 위해 고속 격리 스택업을 사용한다.

10층 HDI 스택에 대한 재료 선택
재료는 10층 HDI SI와 신뢰성을 만들거나 파괴합니다. 잘못된 기판 또는 prepreg는 신호 손실을 40% 증가시킬 수 있습니다.아래는 중요한 재료와 그들의 사양입니다.:

1기판 및 준비: 균형 SI 및 비용
기판 (핵 물질) 및 prepreg (결합 물질) 은 다이 일렉트릭 상수 (Dk), 손실 촉수 (Df) 및 열 성능을 결정합니다.

10층 HDI에 대한 재료 전략
a.고속층 (1,3,8,10): 신호 손실을 최소화하기 위해 로저스 RO4350를 사용하십시오.
b.전력/지상층 (2,3,7,8): 높은 Tg FR4 또는 세라믹으로 채워진 FR4를 비용 효율성과 열 전도성을 위해 사용하십시오.
c.Prepreg: CTE 불일치를 피하기 위해 프리프레그를 기판 (예: RO4350 층에 대한 로저스 4450F) 과 일치시킨다.

예제: 5G를 위한 10층 HDI는 레이어 1에 로저스 RO4350을 사용합니다.3,8, 10 및 높은 Tg FR4를 사용하여 모든 층에 대한 로저스를 사용하는 것보다 30%의 재료 비용을 절감합니다.

2구리 엽기: 고속 SI를 위한 부드러움
구리 포일 표면 거칠성 (Ra) 은 높은 주파수에서 전도기 손실에 직접 영향을 미칩니다.

권고
a.고속 신호층에 롤된 구리를 사용한다 (1,3,8, 10) 선도자 손실을 40% 줄이려면
b. 전력/지질 층에 전해질 구리를 사용한다 (2,3,7, 8) 전류 용량을 극대화하기 위해 (2oz ED 구리 손잡이 30A 1mm 흔적을 위해).

3. 표면 마무리: SI 및 솔더러블성을 보호
표면 마감은 구리 산화를 방지하고 10층 HDI에서 0.4mm pitch BGA에 중요한 신뢰할 수있는 용접을 보장합니다.

결정적 인 선택
10층 HDI의 HASL (Hot Air Solder Leveling) 를 피하십시오. 그 거친 표면 (Ra 1 ∼ 2μm) 은 28GHz에서 0.2dB / 인치 신호 손실을 추가하여 로저 기판의 이점을 취소합니다.ENIG 또는 ENEPIG는 고속 설계에 대한 유일한 실행 가능한 옵션입니다..

10층 HDI 스택업에 대한 신호 무결성 최적화
신호 무결성 (SI) 은 10층 HDI PCB의 결정 요소입니다. 신호 손실의 1dB 증가도 5G 또는 레이더 디자인을 쓸모 없게 만들 수 있습니다.아래는 가장 영향력있는 SI 최적화 전략입니다., 데이터에 의해 뒷받침:

1임피던스 제어: 50Ω/100Ω 용도 유지
임피던스 불일치 (예를 들어, 50Ω 대신 55Ω) 는 신호 반사를 유발하여 비트 오류율 (BER) 을 40% 증가시킵니다. 10층 HDI의 경우:

a. 단일 끝 신호 (mmWave, USB): 목표 50Ω ± 5%. 로저 RO4350 (0.1mm 다이 일렉트릭 두께) 에 0.15mm 폭, 1oz 롤 된 구리 흔적을 사용하여 달성하십시오.
b.차분 쌍 (이더넷 10Gbps, PCIe): 목표 100Ω ± 5%. 0.2mm 간격 (1oz 구리, 로저스 RO4350) 0.2mm 폭의 흔적을 사용하십시오.

도구 팁: 알티엄 디자이너의 임피던스 계산기를 사용하여 추적 크기를 자동화하면 수동 오류가 70% 감소합니다.

2. 레이어 격리로 신호 손실을 최소화
고속 신호 (28GHz+) 는 다이 일렉트릭 손실 (기반질에 의해 흡수) 및 전도자 손실 (황금의 열) 으로 인해 강도를 잃습니다.

a.특별한 지상 평면: 각 고속 신호 계층에 바로 인접한 지상 평면 (예를 들어, 계층 1, 계층 10 아래의 계층 2, 계층 9) 을 배치합니다.이것은 손실을 30% 감소시키는 ′′microstrip′′ 또는 ′′stripline′′ 구성을 만듭니다.
b.단기 흔적 길이는: 28GHz 흔적을 유지합니다. <5cm 씩 추가 센티미터마다 0.8dB의 손실이 추가됩니다. 더 긴 경로에는 반복기 또는 평등기를 사용하십시오.
c.Via Stubs를 피하십시오: Stubs (세그먼트를 통해 사용되지 않는) 는 28GHz 신호에 대해 stubs <0.5mm를 통해 반사를 유발합니다. stubs를 제거하기 위해 맹인 비아 (공개 대신) 를 사용하십시오.

테스트 결과: 전용 지상 평면과 4cm 28GHz 흔적을 가진 10층 HDI는 공유 지상 평면과 6cm 흔적을 가진 설계에 비해 3.2dB 총 손실을 보였다.

3. 적절한 라우팅으로 크로스 스톡을 줄이세요
크로스 스토크 (접근 노선 사이의 신호 누출) 는 고밀도 10층 HDI에서 SI를 저하시킨다.

a. 트레스 간격: 고속 트레스 사이의 트레스 너비 간격 3x를 유지하십시오. 이것은 크로스 스톡을 60% 줄입니다.
b.Ground Vias: 지각 쌍을 따라 2mm마다 지면을 배치하면 신호 누출을 차단하는 "피장"을 만듭니다.
레이어 분리: 인접한 레이어 (예: 레이어 1 및 3 등) 에 고속 경로를 경로하는 것을 피하십시오. 직선적 교란을 70% 줄이기 위해 지상 평면 (레이어 2) 으로 분리하십시오.

4. SI를 보존하기 위한 열 관리
과열은 기판 Dk와 구리 전도성을 저하시킨다. 이 둘 다 SI를 손상시킨다. 10층 HDI의 경우

a. 구리 전력/지상 평면: 전력 평면에 2온스 구리를 사용한다 (균형 스택업에서 레이어 3,8) 1온스 구리보다 2배 더 빠르게 열을 퍼뜨린다.
b.열전도: 열기 구성 요소 (예를 들어, 5G PA) 아래 0.3mm 구리로 가득 차 있는 열전도를 뚫어 내부 지상 평면으로 열을 전달한다. 10x10 열전도 배열은 구성 요소 온도를 20°C로 감소시킨다.
c. 핫스팟을 피하십시오: 고전력 구성 요소 (예: 전압 조절기) 를 고속 트랙에서 멀리 그룹화하십시오. 2W 구성 요소의 열은 인근 신호 손실을 0.5dB/인치 증가시킬 수 있습니다.

10층 HDI 스택업의 일반적인 실수 (그리고 그것들을 피하는 방법)
경험 많은 엔지니어들조차도 SI를 망치는 스택업 오류를 저지릅니다. 아래는 주요 실수와 해결책입니다.
1. 같은 계층에서 고속 및 전력 신호를 혼합
a. 오류: 같은 계층 (예: 계층 1) 에 28GHz mmWave 추적과 12V 전력 경로를 라우팅합니다. 전력 소음이 고속 신호로 누출되어 BER를 50% 증가시킵니다.
b.해결: 전력을 전용 평면 (층 3,8) 에, 고속 신호를 외부/내부 신호층 (층 1,3,8지상 비행기를 장벽으로 사용하세요.

2- 바닥 평면 부적절한 커버리지
a.실점: 고속 신호를 위해 고반 impedance 회귀 경로를 만듭니다.
b. 솔루션: ≥90%의 커버리지를 가진 단단한 지상 평면을 사용하십시오. 경로 교차로에 작은 간격 (≤0.5mm) 만 추가하십시오.

3부적절한 위치
a.사실: 초고속 신호 경로에 구멍 뚫린 비아를 배치하면 기생충 인덕턴스 1nH를 추가하여 반사됩니다.
b. 솔루션: 외부 계층 신호 (예를 들어, 계층 1 → 2) 를 위해 맹인 비아와 내부 계층 연결 (예를 들어, 계층 3 → 4) 을 위해 묻힌 비아를 사용하십시오. <0.5mm의 스터브를 피하십시오.

4. CTE 층 간 불일치
a.실점: 매우 다른 CTE (예를 들어, 로저스 RO4350 (14 ppm/°C) 및 순수 알루미늄 코어 (23 ppm/°C)) 를 사용하는 재료는 열 사이클 중에 탈 라미네이션을 유발합니다.
b. 솔루션: 인접층의 CTE를 일치시킵니다. 예를 들어 Rogers RO4350과 Rogers 4450F prepreg (14 ppm/°C) 을 결합하고 다른 물질을 혼합하는 것을 피하십시오.

5제조용 허용을 무시하는 것
a. 오류: 에치 tolerances (± 0.02mm) 를 고려하지 않고 이상적인 차원 (예를 들어, 0.15mm 흔적) 을 설계하면 임피던스 변동이 >± 10%로 발생합니다.
b. 솔루션: 추적 크기에 10%의 마진을 추가하십시오 (예를 들어, 0.15mm 목표물에 0.17mm의 흔적을 설계하십시오). 제조업체와 협력하여 프로세스 허용도를 확인하십시오.

실제 세계 응용: 5G 소형 세포를 위한 10층 HDI 스택업
대표적인 통신 OEM는 5G 소형 셀에 10층 HDI PCB를 필요로 했습니다.

a. 28GHz mmWave (신호 손실 5cm 이상 <4dB) 를 지원한다.
b. 4x2.5Gbps 이더넷 포트를 처리한다.
c. 120mm × 120mm 부지에 적합합니다.

스택업 설계
그들은 고속 격리 (4+2+4) 구성을 선택했습니다.

a.층 1,3,8,10: 로저스 RO4350 (28GHz mmWave, 10Gbps 이더넷).
b. 2층,4,7,9: 1온스 단단한 바닥 비행기 (95% 커버리지)
c.층 5·6: 고Tg FR4 (3.3V 전력, 1온스 구리).
d. 비아스: 60μm의 맹인 비아스 (층 1→2, 10→9), 80μm의 묻힌 비아스 (층 3→4, 7→8).

SI 테스트 결과

결과
a. 소형 셀은 신호 품질에 대한 5G NR 표준 (3GPP 릴리스 16) 을 충족했습니다.
b. 현장 테스트는 이전 6층 HDI 설계보다 20% 더 나은 커버리지를 보여주었습니다.
c. 제조 생산량은 92%에 도달했습니다. 순차 래미네이션과 광학 정렬로.

10층 HDI PCB 스택업에 대한 FAQ
Q1: 10층 HDI 스택업을 설계하는 데 얼마나 걸리나요?
A: 경험 많은 엔지니어에게는 스택업 설계는 재료 선택, 임피던스 계산 및 DFM 검사 등 2~3일 정도 걸립니다. SI 시뮬레이션 (예:하이퍼링크스) 는 1~2일 추가하지만 고속 설계에 매우 중요합니다..

Q2: 10층 HDI 스택이 유연할 수 있나요?
A: 네, 모든 층에 폴리아미드 기판 (Tg 260°C) 과 롤드 구리를 사용합니다. 유연한 10층 HDI 스택은 0.5mm 구부리 반지름을 지원하며 웨어러블 또는 폴더블 폰에 이상적입니다. 참고:유연 한 디자인 은 순차적 인 래미네이션 을 필요로 하며, 딱딱 한 버전 보다 3 배 더 비싸다.

Q3: 10층 HDI의 최소 추적 너비/격차는 무엇입니까?
A: 대부분의 제조업체는 레이저 에칭으로 20/20μm (0.8/0.8mil) 를 지원합니다. 고급 프로세스 (Deep UV Lithography) 는 15/15μm까지 도달 할 수 있지만 이는 비용에 20%를 추가합니다. 28GHz 신호의 경우,20/20μm는 과도한 손실을 피하기 위한 실질적인 최소입니다..

Q4: 10층 HDI PCB가 6층 HDI에 비해 얼마나 들까요?
A: 10층 HDI PCB는 6층 HDI보다 2.5배 더 비싸다 (예를 들어, 100k 단위로 단위 당 $ 50 대 $ 20). 프리미엄은 추가 층, 순차 래미네이션 및 고속 재료 (로저스) 에서 발생합니다.대용량 주행용, 단위 비용은 $35~$40로 떨어집니다.

Q5: 10층 HDI 스택업 SI에 필요한 테스트는 무엇입니까?
A: 필수 테스트는 다음을 포함합니다.

a.TDR (Time Domain Reflectometer): 임피던스 및 반사를 통해 측정한다.
b.VNA (벡터 네트워크 분석기): 대상 주파수 (28GHz+) 에서 신호 손실 및 교류를 테스트한다.
c. 열 사이클: 신뢰성을 검증합니다 (-40°C ~ 125°C, 1,000회).
d. 엑스레이 검사: 채식 및 계층 정렬을 통한 검사.

결론
10층 HDI PCB 스택업 디자인은 밀도와 SI, 비용과 성능, 제조성과 신뢰성 사이의 균형입니다.10층 HDI 스택업은 표준 PCB의 2배의 구성 요소 밀도를 제공합니다., 28GHz+ mmWave 신호를 지원하며 EMI를 40% 감소시켜 5G, EV 및 항공우주에서 필수적입니다.

성공 의 열쇠 는 다음 에 있다.

1올바른 스택업 구성을 선택 ( 혼합 신호를 위해 균형 잡힌, 고속 신호를 위해 고립).
2SI (고속, 높은 Tg FR4에 대한 로저) 를 우선 순위에 둔 재료를 선택합니다.
3신호 품질을 유지하기 위해 임피던스, 추적 라우팅 및 열 관리를 최적화합니다.
4신호와 전력 층이 혼합되거나 지상 커버이 충분하지 않은 것과 같은 일반적인 실수를 피합니다.

전자제품이 더욱 복잡해짐에 따라 10층 HDI는 소형화와 성능 사이의 격차를 줄이는 중요한 기술로 남아있을 것입니다.가장 엄격한 표준을 충족하는 스택을 설계할 수 있습니다., 생산 결함을 줄이고 경쟁 시장에서 눈에 띄는 제품을 제공합니다.

제조업체의 경우 HDI 전문가 (LT CIRCUIT와 같이) 와 파트너십을 맺으면 제품들이 생산에 준비될 수 있습니다.올바른 스택업과 파트너와 함께, 10층 HDI PCB는 단순히 사양을 충족하는 것이 아니라 가능한 것을 재정의합니다.